第1部分:芯片堆叠和芯片到芯片互连

4部分的系列博:在国家的最先进的智能手机成像器

第1部分:芯片堆叠和芯片到芯片互连

发布时间:2019年7月9日
供稿作者:Ray Fontaine

内容改编自TechInsights的演示国际图像传感器研讨会(IISW)2019

TechInsights有幸在今年的IISW研讨会上发表了一篇关于智能手机成像技术的演讲。智能手机成像代表了最高容量的成像应用程序,并在大多数情况下特点的前沿成像技术元素。讲座的大纲分为四个部分:

(1)芯片堆叠和芯片至芯片互连,
(2)像素缩放以及缩放使能器,
(3)有源Si厚度和深沟槽隔离(DTI)结构
(4)非Bayer彩色滤波器阵列,并且相位检测自动对焦(PDAF)

在这个系列的第一个博客中,将会发布芯片叠加和TSVs/Cu-Cu直接连接互连,其余的主题将在夏天发布。当然,这些只是从更深层次的分析中提取的亮点,我们的订阅者有24/7的授权访问我们的图像传感器订阅

堆叠芯片的成像器是用于旗舰智能主摄像机的要求。为了比较,图1示出了最近的iPhone主照相机两模具堆叠的成像器(索尼,中心),相对于所述最小和最大观察到从OmniVision公司和索尼两管芯堆叠。有堆叠的芯片面积和垂直互连的方法之间没有相关性,而是跨越这一系列,我们看到通过硅通孔对接的Cu(TSV),铜 - 铜混合接合,并在使用中的TSV双重。

最小和最大观测堆叠芯片成像仪

图1:最小的,最大的观察堆叠芯片成像

在图2中,从最近的旗舰苹果,华为和三星的主要相机堆叠芯片成像的相对模具大小显示了活跃的芯片到芯片互连阵列注释的足迹。索尼的两层成像设备使用了6.0的x射线m间距Cu-Cu混合键合技术,取得了巨大的成功。正如在2018年IEDM和其他展会上展示的,用于小像素的像素级互连正在开发中,但目前观察到的活跃Cu-Cu互连阵列仅作为TSV阵列的替代。三星的解决方案集成了一个DRAM芯片倒装芯片,安装在其双模堆栈的后面,形成了一个三重堆叠的解决方案。三星更喜欢6.0的图像信号处理器(ISP)连接成像仪tsv;下一幅图详细说明了更多细节。在先进的索尼堆叠成像仪中使用的ISPs是在40nm技术生成过程中制造的,而三星的ISP是在28nm技术生成过程中制造的。

旗舰智能手机,主摄像头

图2:旗舰智能手机,主摄像头

接下来的图像大多是从先前公布的内容回收,但作为一个复习从三星Galaxy智能手机最近索尼和三星三层堆叠结构成像。索尼溶液是真正的三晶片堆叠与包含在减薄DRAM的背面重分布(RDL)层(未注释的)全TSV流动互连。用倒装芯片三星溶液安装DRAM包含两个RDL层,并通过ISP高纵横比的TSV以实现从DRAM到ISP的前侧的最终连接。

三堆叠成像仪

图3:三层堆叠的映像器

如果你参加了研讨会,图4是跳过简洁。这是前照式(FI)的分布的一个高层次的评估,背照式(BI),堆叠的BI,以及跨越选定的应用程序三层堆叠BI配置。这个分析是从我们的报告目录映射,而是一个充分的讨论已经超出了这个意图发布的。相反,它是一个很好的方式来介绍图5。

成像仪配置的热图

图4:成像器配置热图

从三国领导人堆叠智能手机成像简史说明如下。索尼推出其第一堆叠的芯片具有双重的TSV和进化到一个单一的TSV结构。其第一代6μm的间距铜 - 铜混合接合还在广泛使用,但是我们刚刚在2019年记载的进化至3.1微米间距铜 - 铜混合接合在其为0.8μm像素生成传感器。据我们所知,这是成像器铜 - 铜的混合接合间距的世界纪录。OmniVision公司和铸造伙伴已经产生对接TSV,单TSV和铜 - 铜直接混合键互连。据我们所知,台积电持有成像器单TSV间距的世界纪录为4.0微米。W-填充硅通孔是首选的互连选择三星叠成像仪和我们已经记录在其堆叠成像仪5.0微米的TSV。

双堆叠成像仪

图5:两个堆叠的成像仪

我们会在这里休息一下,恢复张贴IISW 2019演示文稿内容在今年夏天的一系列博客文章的。讨论下一个主题将是小的像素缩放和相关技术推动者的趋势。

智能手机成像仪的国家的最先进

从TechInsights的呈现在IISW 2019下载我们的论文和幻灯片。

保持最新从TechInsights的最新新闻和更新